Giovedì 20 maggio alle 13 sarà ospite del dipartimento di Informatica dell’ateneo scaligero Robert K. Brayton distinguished professor di Ingegneria elettrica dell’ Università di Berkeley, California. Brayton terrà una lectio magistralis dal titolo “The synergy between logic synthesis and formal verification”. L’incontro, aperto al pubblico, si terrà nella Sala Verde di Cà Vignal, strada le Grazie 15.

And-Invertor- Graphs. “Il nostro gruppo di ricerca – spiega Brayton  – ha lavorato nel corso di diversi decenni nella Sintesi logica con alcune incursioni nella Procedura di verifica formale. Un approccio sinergico tra i due ambiti di ricerca che ha definito le similarità , quali ad esempio il fatto che le procedure di verifica formale spesso utilizzano And-Invertor-Graphs.

Lectio magistralis. Durante la lectio magistralis Brayton parlerà di una nuova tool di disegno tecnico informatizzato (Cad) denominata ABC che nasce nel lavoro di ricerca sinergico tra Sintesi logica e Procedura di verifica formale,sviluppata dall’Università di Berkeley. ABC è un sistema di pubblico dominio che è sia un sistema di sintesi che di verifica ed è attualmente utilizzato sia negli ambiti di ricerca universitaria che in compagnie industriali.

Biografia di R. K. Brayton. Robert Brayton nel 1956 ottiene la laurea in Ingegneria elettrica all’Iowa State University e nel 1961 il Phd in Matematica al Mit di Boston. Ha fatto parte del dipartimento di Scienze matematiche T.J Watson Research Center dell’Ibm e a partire dal 1987 è titolare dell’insegnamento in Ingegneria elettrica al dipartimento Eecs, Ingegneria elettrica e Informatica, dell’Università di Berkeley. Ha dato alle stampe oltre 450 papers tecnici e10 libri su temi d’analisi quali i Network non lineari, ottimizzazione e simulazione di circuiti elettrici, sintesi logica e procedure di verifica formale.